# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-133945

(43) Date of publication of application: 21.05.1999

(51)Int.CI.

GO9G G06F

3/153 G06F 13/16

G06T 11/00

GO9G

(21)Application number: 09-298178

(71)Applicant: HITACHI LTD

(22)Date of filing:

30.10.1997

(72)Inventor: JO MANABU


MATSUO SHIGERU NARITA MASAHISA

# (54) GRAPHICS DISPLAY DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the buffer size necessary for buffering of display area data by controlling the lead-out timing of the display data by other memory access except for display with a graphics processor.

SOLUTION: A CPU 10 controls the whole of a device, and executes a program displayed with a figure in a display unit 51. A CD-ROM controller 12 is accessed to a CD-ROM storing receives the figure information, and a communication controller 13 transmits/receives the information between other device. A graphics processor 20 draws a figure in a display area inside of a graphics memory 40, and displays the drawn data in the display unit 51. The graphics processor 20 is provided with an address detecting means for detecting whether an upper leveled plural bits of an address to be continuously transmitted into the graphics memory 40 is intermittent or not, and in the case of transferring the data to the graphic memory 40, the number of data transference to the memory is changed on the basis of the information of the detected intermittent address.



#### **LEGAL STATUS**

[Date of request for examination]

27.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3454113

[Date of registration]

25.07.2003

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

#### (11)特許出願公開番号

# 特開平11-133945

(43)公開日 平成11年(1999)5月21日


| (51) Int.Cl. <sup>6</sup> |             | 識別記号             |      | FΙ   |     |        |          |          |         |
|---------------------------|-------------|------------------|------|------|-----|--------|----------|----------|---------|
| G09G                      | 5/36        | 5 3 0            |      | G 0  | 9 G | 5/36   |          | 530G     |         |
|                           |             |                  |      |      |     |        |          | 530C     |         |
|                           |             |                  | •    |      |     |        |          | 530E     |         |
| G06F                      | 3/153       | 330              |      | G 0  | 6 F | 3/153  |          | 330A     |         |
|                           | 13/16       | 5 2 0            |      |      |     | 13/16  |          | 520A     | •       |
|                           |             |                  | 審査請求 | 未請求  | 蘭求  | 項の数4   | OL       | (全 15 頁) | 最終頁に続く  |
| (21)出願番号                  | <del></del> | 特願平9-298178      |      | (71) | 出願人 | 000005 | 5108     |          |         |
|                           |             |                  |      |      |     | 株式会    | 社日立      | 製作所      |         |
| (22)出廣日                   |             | 平成9年(1997)10月30日 | 1    |      | 東京都 | 千代田    | 区神田駿河台   | 四丁目 6 番地 |         |
|                           |             |                  |      | (72) | 発明者 | 1 城 学  | <u>:</u> |          | •       |
|                           |             |                  |      | 1    |     | 茨城県    | 日立市      | 大みか町七丁   | 目1番1号 株 |
|                           |             |                  |      | l    |     | 式会社    | :日立製     | 作所日立研究   | 所内      |
| •                         |             |                  |      | (72) | 発明者 | 松尾     | 茂        |          |         |
|                           |             |                  |      |      |     | 茨城県    | 日立市      | 大みか町七丁   | 目1番1号 株 |
|                           |             |                  |      |      |     | 式会社    | 日立製      | 作所日立研究   | 所内      |
|                           |             |                  |      | (72) | 発明者 | 成田     | 正久       |          |         |
|                           |             |                  |      |      |     | 茨城界    | 日立市      | 幸町三丁目 2  | 番1号 日立工 |
|                           |             |                  |      |      |     | ンジニ    | アリン      | グ株式会社内   |         |
|                           |             |                  |      | (74) | 代理人 | 、 弁理士  | 一小川      | 勝男       |         |
|                           |             |                  |      |      |     |        |          |          |         |

## (54) 【発明の名称】 グラフィックス表示装置

### (57)【要約】

【課題】CPUとグラフィックスプロセッサが共通のグ ラフィックスメモリをアクセスするメモリ統合型のグラ フィックス表示装置において、常に連続したアドレスで メモリにアクセスすることにより効率の良いメモリアク セスを実現するグラフィックスプロセッサを得る。

【解決手段】上記目的を達成するため、本発明では、グ ラフィックスプロセッサに対してグラフィックスメモリ に書き込むデータのアドレスの不連続を検出する手段を 設け、不連続の場合は書き込み時間が長くなると判断 し、一度書き込み要求を解除する。



#### 【特許請求の範囲】

【請求項1】表示すべきグラフィックス図形の種類や頂 点パラメータ等で構成される描画手続き情報を生成する CPU2.

1

前記描画手続き情報やビットマップ情報を記憶するメモ リと、

前記メモリ上の描画データを表示する表示器と、

前記描画手続き情報に基づいて前記メモリ上に順次図形 を描画し、さらに前記ビットマップ情報を前記表示器に 表示するために前記メモリの表示読み出しを行うグラフ 10 イックスプロセッサを備え、

前記メモリは、前記CPUと、前記グラフィックスプロ セッサの両方がアクセスするグラフィックス表示装置で あって、

前記グラフィックスプロセッサは前記メモリに連続して 転送するアドレスの上位複数ビットが不連続かどうかを 検出するアドレス検出手段を備え、

前記グラフィックスプロセッサが前記メモリヘデータを 転送する場合、前記不連続アドレス検出手段で検出した アドレス不連続情報によって前記メモリに対するデータ 20 の転送数を変化させることを特徴とするグラフィックス 表示装置。

【請求項2】請求項1に記載のグラフィックスプロセッ サは、前記アドレス不連続情報が不連続を示している場 合、前記グラフィックスプロセッサから前記メモリへの 転送要求を一度解除することによって無駄な調停時間を 省き、メモリアクセスの時間を短縮できることを特徴と するグラフィックス表示装置。

【請求項3】請求項1に記載のグラフィックスプロセッ サは、前記不連続アドレス検出手段でアドレスを比較す 30 る場合、前記メモリの種類によって比較するビットの幅 を指定する情報を持ち、前記ビット幅情報によって比較 するビット幅を変化させることを特徴とするグラフィッ クス表示装置。

【請求項4】少なくともメモリに対してビットマップ情 報を生成するための描画アクセス、表示器に表示データ を出力するための表示アクセスを持ち、各々のアクセス に対して連続したデータ転送を行うグラフィックスプロ セッサであって、前記グラフィックスプロセッサはデー タ転送中のアドレスの一部が不連続であることを検出す 40 る不連続アドレス検出手段を備え、前記アクセス内容の いずれかのアクセスを行っている時に前記不連続アドレ ス検出手段が不連続を検出した場合、当該アクセス以外 のアクセスに切り替えることを特徴とするグラフィック スプロセッサ。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は図形表示装置に係 り、特に小型、低価格システムでグラフィックス動画表 たグラフィックス表示装置に関する。

[0002]

【従来の技術】高速な三次元グラフィックスを処理する プロセッサの例として、"3次元CG描画LSI、パソ コンで30万ポリゴン/秒実現:日経エレクトロニク ス、1995年7月17日(No. 640)、pp109-120" が紹介されている。このプロセッサはプロセッ サ専用メモリとしてテクスチャ用メモリ、フレームバッ ファ用メモリ、ローカル用メモリの3種類を設けてい る。このアーキテクチャは性能向上を図る上で有利であ るが、メモリが複数通り必要なため個人向け携帯用機器 等の小型,低価格な装置には不向きである。 そこで、C PUの主メモリにグラフィックス情報を一元化し、メモ リ個数を削減したグラフィックスシステムの例として、 特開平5-257793 号がある。これは1種類のメモリの中 に、CPUのプログラム、テクスチャデータ、フレーム バッファ等を統合して持つシステムが記載されている。

[0003]

【発明が解決しようとする課題】先の従来技術によれ ば、メモリのアクセス能力が数百MB/sといった十分 高速であることが前提となっている。従って先の従来技 術においては、表示データの読み出しの時間は十分確保 されている。高速なメモリシステムを持つためには、メ モリアクセスのデータバス幅を広くするか、高速なメモ リを持つことになり、このことはシステムの小型化、低 価格化の妨げになる。

【0004】そこでメモリのアクセス能力を下げると、 表示データの読み出し時間の確保のために、表示以外の 他のメモリアクセスによって表示データの読み出しタイ ミングの制御が必要となる。特にCPUからのアクセス は頻度が高いので、表示データの読み出しに影響する。 先の従来技術に於いては表示以外の他のメモリアクセス による表示データの読み出しタイミングの制御について 述べられていない。

【0005】そこで本発明の目的は、表示以外の他のメ モリアクセスによる表示データの読み出しタイミングの 制御をグラフィックスプロセッサが行うことによって、 表示領域データのバッファリングを行う為に必要なバッ ファサイズを小さくできるグラフィックス表示システム 及び方法を提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するた め、本発明では、表示すべきグラフィックス図形の種類 や頂点パラメータ等で構成される描画手続き情報を生成 するCPUと、描画手続き情報やビットマップ情報を記 **値するメモリと、メモリ上の描画データを表示する表示** 器と、描画手続き情報に基づいてメモリ上に順次図形を 描画し、さらにビットマップ情報を表示器に表示するた めにメモリの表示読み出しを行うグラフィックプロセッ 示を可能とするため複数の情報を同一のメモリに統合し 50 サを備え、メモリは、CPUと、グラフィックスプロセ ッサの両方がアクセスするグラフィックス表示装置であって、グラフィックスプロセッサはメモリに連続して転送するアドレスの上位複数ビットが不連続かどうかを検出するアドレス検出手段を備え、グラフィックプロセッサがメモリヘデータを転送する場合、不連続アドレス検出手段で検出したアドレス不連続情報によってメモリに対するデータの転送数を変化させることを特徴とする。【0007】

【発明の実施の形態】図1は、本発明に係るグラフィッ クスプロセッサを用いた図形処理装置のシステム構成例 10 を示す。CPU10は装置全体の制御を行うと共に、表 示器51に図形を表示するためのプログラムを実行す る。CPU10は内部にキャッシュ101を内蔵する。主 メモリ11は、CPU10が処理するデータやプログラ ムを記憶するメモリである。CD-ROMコントローラ 12は、図形情報を記憶しているCD-ROMをアクセ スするためのコントローラであり、通信コントローラ1 3は図示しない他の装置との間で情報を送受するための コントローラである。グラフィックスプロセッサ20 は、グラフィックスメモリ40内の表示領域に図形を描 20 画し、さらに描画したデータを読み出して表示器51に 図形を表示するためのプロセッサである。DAC (Digi tal to Analog Converter ) 50は、グラフィックスプ ロセッサ20が出力するデジタル形式の表示データをア ナログデータに変換する。

【0008】また、グラフィックスメモリ40を構成する素子としては、DRAM(DynamicRAM)を用いるのが望ましい。これは、DRAMが他のメモリに比べて、チップ面積に対するトランジスタの集積度が高いためである。DRAMは不連続なアドレスでアクセスするとア 30クセス時間が長い。しかし、DRAMは高速ページモードアクセスというアクセス方式を持っており、アドレスの上位部分(例えばビット9以上)が一致している場合の連続アクセスは高速アクセスが可能になる特徴を持っている。

【0009】本図形処理装置で表示する図形は、グラフィックス動画表示を行うことを目的とする。つまり、1/60秒や1/30秒単位で図形の大きさや位置を少しずつ変化させ、画面を連続的に見ることでグラフィックス図形の動画表示を行うものである。従って、CPU1 400やグラフィックスプロセッサ20は、1/60秒や1/30秒毎に1画面分の描画を行わなければならない。1画面分の図形を描画するためには、次のような手順となる。

【0010】 (1) CPU10による図形データの座標変換

表示すべき図形に対して、方向や大きさ等を計算し、図 形の頂点座標の計算を行う。一般に複雑な図形は、三角 形や四角形といった単純な図形を多数組み合わせて構成 される。従って、これらの図形の全ての頂点座標を計算 50

する。

【0011】 (2) CPU10によるディスプレイリストの作成

4

グラフィックスプロセッサ20を用いて前記の多数の単純図形をグラフィックスメモリ40に描画するために、グラフィックスプロセッサ20が実行できるコマンドの形式に変換してグラフィックスメモリ40に転送する。通常、前記多数の単純図形の分だけコマンドが連結される。このコマンドが連結したものをディスプレイリストと呼ぶ。ディスプレイリストは数10から数100Kバイトの大きさとなる。

【0012】(3)グラフィックスプロセッサ20による描画

前記のディスプレイリストをグラフィックスプロセッサ 20が順次読み込み、そのリストに示されるコマンドに 従ってグラフィックスメモリ40内の描画領域に描画す る。

【0013】(4)グラフィックスプロセッサ20による表示

前記の描画された図形は、グラフィックスプロセッサ2 0によって表示器51に合わせたタイミングで読み出されて、表示器51に表示される。

【0014】以上の(1)から(4)を1/60秒や1/30秒毎に繰り返す。

【0015】次に、グラフィックスプロセッサ20の内 部の概略について説明する。 CPUI/F21は、CP U10がシステム制御レジスタ32等のレジスタ類やグ ラフィックスメモリ40をアクセスするための制御を行 う。描画ユニット23は、グラフィックスメモリ40内 のディスプレイリストをフェッチし、そのリストに示さ れるコマンドに従って描画を行う。パラメータ変換部2 2は、必要に応じて前記コマンドのパラメータを変換す る。表示コントローラ24は、描画ユニット23が描画 したデータを表示するための制御部である。上記のよう にグラフィックスプロセッサ20は、何らかの処理を行 う毎にグラフィックスメモリ40をアクセスするため、 グラフィックスメモリ40のアクセス効率を高めること が処理速度の向上につながる。そこでグラフィックスプ ロセッサ20は、各アクセス要求単位にキャッシュやF IFOを持つことでアクセス効率を高めている。 CPU FIFO25は、CPU10のグラフィックスメモリ4 0のアクセスを高速化する。アドレス不一致検出251 2はグラフィックスメモリ40に書き込むデータのアド レスが不連続かを検出する。キャッシュ1 16 はコマ ンド専用、キャッシュ2 27はテクスチャ専用、キャ ッシュ3 28は描画専用である。アドレス不一致検出 2807はグラフィックスメモリ40に書き込むデータ のアドレスが不連続かを検出する。また、表示データ用 に表示バッファ29を持つ。メモリコントローラ30 は、前記キャッシュやFIFO等のグラフィックスメモ リ40に対するアクセス要求を受付て優先順位を決定し、前記メモリのアクセスを制御する。メモリコントローラ30は、表示コントローラ24からのアクセス要求を最も優先するが、CPU10や描画ユニット23からのアクセスが行われている間は、それらは中断されず表示コントローラ24が待たされる場合がある。システム制御レジスタ32は、グラフィックスプロセッサ20の動作モードを指定するレジスタである。このレジスタの中にはアドレス不一致検出2512、2807で比較するアドレスの上位複数ビットの幅を指定するMEM (ME 10 mory Mode ) ビットがある。例えば4MビットのDRA Mを使う場合は上位13ビット、16MビットのDRA Mを使う場合は上位12ビットを比較するように指定する。

【0016】次に、図2においてグラフィックスプロセーッサ20の端子機能について説明する。

#### 【0017】(1) System系

システムモードの設定とクロック及びリセット入力する 端子である。グラフィックスプロセッサ20は、描画系 と表示系で独立したクロックを入力することができる。 従って、表示器51の種類に関係なく、描画系は常に高 速処理を行うことができる。

【0018】(2) CPU系

CPU I/F用の端子である。CPU10は、グラフィックスメモリ40の全空間と、前記システム制御レジスタ32等の内部のレジスタをアクセスすることができる。グラフィックスメモリ40をアクセスする場合はCS0端子をLowに、レジスタをアクセスする場合はCS1端子をLowにする。グラフィックスメモリ40へのライトアクセスはバイト単位が可能となるようにライト30イネーブルを2本持つ。このほか、DMA転送を制御するDREQ、DACK端子や、バスサイクルを延長するWAIT端子、CPU10に対する割り込みを発生させるIRL端子がある。

【0019】(3) Power系

電源を供給する端子は、クロック制御を行うPLL専用の端子と、その他の一般用がある。

【0020】(4) Display系

表示用の端子として、ドットクロック出力(DCL K),表示データ出力(DD0-DD15),同期信号 40 の入出力端子(HSYNC, VSYNC)等がある。

【0021】(5) Memory系

グラフィックスメモリ40とのI/Fとして、DRAM (Dynamic RandomAccess Memory) を直結できる端子を持つ。

【0022】次に、図3においてグラフィックスプロセッサ20の描画コマンドを説明する。

【0023】(1)四角形描画コマンド

矩形のテクスチャデータを任意の四角形に変形させなが ら描画する。テクスチャデータが2値の場合はカラー拡 50 張を行う。

[0024] (2) LINE

単一の直線、または複数の直線を描画する。

[0025] (3) MOVE

描画開始点の移動を行う。

[0026] (4) LOFS

描画座標の原点をずらすコマンドである。このコマンドが実行された後のコマンドはディスプレイリストに示される座標パラメータに対してこのコマンドで指定した分だけ座標をずらして描画する。

[0027] (5) AFFIN

図形を描画する場合に、回転や拡大、縮小を指定するコマンドである。ディスプレイリストに示される座標パラメータに対してこのコマンドで指定した分だけ座標を回転(または拡大、縮小)して描画する。

[0028] (6) JUMP

ディスプレイリストを分岐させるコマンドである。

[0029] (7) GOSUB

ディスプレイリストのサブルーチンをコールする。

20 【0030】(8) RET サブルーチンから復帰する。

[0031] (9) TRAP

ディスプレイリストのフェッチを終了する。

[0032] (10) FLASH

テクスチャデータのキャッシュであるキャッシュ 2 2 7 内に存在するデータを無効化し、新たにグラフィックス メモリ 4 0 からデータを読み込ませる。

【0033】次に、図4においてグラフィックスプロセッサ20のレジスタ機能について説明する。

30 【0034】(1)システム制御レジスタ

SRESは描画ユニット23をソフトウェアによって初期化し、DRESは表示コントローラ24をソフトウェアによって初期化する。DACは、表示領域(フレームバッファ領域)を切り替える。RSは、ディスプレイリストのフェッチを開始させる。CAMはCPU10内のキャッシュ101の種類を指定する。CPU10がグラフィックスメモリ40にデータをストアする時のCPU10の動作の特徴として、CPU10のキャッシュ101がコピーバック方式を採用している場合はキャッシュのラインサイズ分だけまとめてデータをライトするが、ライトスルー方式を採用している場合は1ワード単位でデータをライトする。

【0035】ここでアドレスの連続性によるグラフィックスメモリ40への書き込み時間の違いについて説明する。

【0036】前記CPU FIF025からグラフィックスメモリ 40にデータを書き込む場合、書き込まれるデータのア ドレスが連続している場合は、先にDR AMの特徴のと ころで述べたようにCPU FIF025から短い時間でグラフィ ックスメモリ40~書き込むことができる。この場合1

6ワードのデータをライトすると、約20サイクルでデ ータの書き込みができる。一方、書き込まれるデータの アドレスが不連続の場合、先に述べたようにDRAMの 特性によりCPU FIF025からグラフィックスメモリ40に 書き込む時間が長くなる。前記CPU FIFO25には、最悪の 場合は全てが不連続な場合もありうる。この場合は、ア ドレスが連続している場合に比べ4倍くらいの時間(最 大80サイクル)がかかる可能性がある。 そこでグラフ イックスメモリ40にデータを書き込む場合、常に連続 したアドレスにすることによって書き込み時間を短縮す 10 ることができ、効率的なメモリアクセスが可能となる。 この動作については後で詳細に説明する。

【0037】(2)ステータスレジスタ

VBKは、表示のフレーム切り替えを通知する。TRA は、TRAPコマンドを実行しディスプレイリストのフ ェッチを終了したことを通知する。DBFは、2つのフ レームバッファに対してどちらを現在表示中かを示す。

【0038】(3) ステータスレジスタ・クリアレジス

対応するステータスレジスタのビットをクリアする。

【0039】(4)割り込み許可レジスタ 対応するステータスレジスタの各ビットによってCPU 10に割り込みを発生させることを指定する。

【0040】(5)レンダリングモード

MWXは、画面の横幅が512画素以下であるか、それ とも513画素以上1024画素以下であるかを指定す る。GBMは1画素が8ビットであるか16ビットであ るかを指定する。

【0041】MEMはグラフィックスメモリ40の種類 によりアドレス不一致検出2512, 2087で比較す 30 るアドレスのビット幅を指定する。

【0042】(6)表示モード

SCMは、表示がインタレースであるか、ノンインタレ ースであるかを指定する。TVMは、TV同期モードで あるかそれともマスタモードであるかを指定する。RC YNは、グラフィックスメモリ40のリフレッシュサイ クル数を指定する。

【0043】(7)表示サイズ

表示画面のX方向とY方向の大きさを指定する。

【0044】(8)表示開始アドレス グラフィックスメモリ40上の2つのフレームバッファ の開始アドレスを指定する。

【0045】(9)ディスプレイリストアドレス グラフィックスメモリ40上のディスプレイリストのス タートアドレスを指定する。

【0046】(10) ソース領域開始アドレス テクスチャデータの格納領域の開始アドレスを指定す

【0047】(11)表示制御関係レジスタ レジスタ番号10から19は、表示制御に関するレジス 50 かった場合はFIFO250のデータをグラフィックス

タである。表示画面の大きさ等に合わせて表示データを 読み出すタイミングの設定や、水平/垂直同期信号の周 期等を設定する。また、表示リセット時出力レジスタ は、表示読み出しを行っていない時に画面に表示するカ ラー値を設定する。例えば、表示動作を停止中は画面を ブルーバック(青色表示)にすることができる。

【0048】(12) コマンドステータスレジスタ ディスプレイリストのフェッチを停止した時のメモリア ドレスを通知するレジスタである。

【0049】次に、CPU10がグラフィックスメモリ 4 OをアクセスするためのFIFO方式について説明す る。図5は、CPU FIF025のブロック図である。CPU1 0がグラフィックスメモリ40へのストア動作を行う毎 に、CPU I/F部21からライトリクエスト信号が 来る。するとカウンタ252がカウントアップされると ともに、その時のCPU10のライトアドレスとデータ はFIFO250に格納される。FIFO250は、1 6ワードのデータを蓄える。やがてカウンタ252がF IFO容量(16ワード)と比較されFIFOが満杯に 20 なったことがわかると、フリップフロップ258をセッ トする。その結果CPU I/F部21にはFIFOが ビジーであることが通知されCPU10がこれ以上デー タをストアしないようにする。一方、メモリコントロー ラ30には、グラフィックスメモリ40への書き込み要 求を出力する。メモリコントローラ30は1ワードのデ ータを書き込む毎にカウンタ256を更新するためのF I FOカウンタ更新信号を出力する。この時、グラフィ ックスメモリ40~書き込むアドレスをレジスタ251 1に記憶させておき、次に書き込むアドレスとレジスタ 2511に記憶されているアドレスの上位複数ビットを 不一致検出器2512によって比較する。この時比較さ れるビット幅はシステム制御レジスタ32のMEMビッ ト320で指定される。この2つのアドレスが不一致で あると(即ち、グラフィックスメモリ40に書き込むア ドレスが不連続であると)フリップフロップ258をリ セットする。不連続アドレスによりフリップフロップ2 58をリセットした場合、まだFIFOに残っているデ ータをグラフィックスメモリ40に書き込む為に、リセ ットする前までのデータの書き込みが終了したことを示 40 す書き込み終了信号で再びフリップフロップ258をセ ットする。カウンタ256は一致検出器255によってカ ウンタ252の値と常に比較される。カウンタ256は FIFOの読み出しカウンタであり、カウンタ252は FIFOの書き込みカウンタである。この2つが一致す ると(即ち、CPU10によって書き込まれたワード数 だけ、メモリコントローラ30へ読み出すと)グラフィ ックスメモリ40~の書き込みを停止するためフリップ フロップ258をリセットする。また、フリーランカウ ンタ254は、一定期間CPU10による書き込みがな 10

メモリ40に書き込むように動作する。また、CPU1 0がグラフィックスメモリ40をリードする場合や、描 画ユニットがディスプレイリストのフェッチを開始する 場合は、これらに先駆けてFIFO250 のデータをグラフィ ックスメモリ40に書き込むように動作する。FIFO 250は最大16ワードのデータを保持するので、CP U10からのデータ書き込みは一度に最大16ワード書 き込みができることになる。

9

【0050】次に、描画用のキャッシュについて説明す る。図6は、キャッシュ3 28 のブロック図である。 このキャッシュは描画専用であるが、描画ユニットはこ のキャッシュ内のデータを読むことはしない。つまり、 描画先の下絵とのデータ演算を行う機能を持っていない ので書き込み動作のみで良い。従って、下絵をリードす る必要がないのでメモリアクセス量を極端に低減し高速 動作が可能となる。描画ユニット23がデータを書き込 むとレジスタファイル2800に描画アドレスと描画デ 一夕が記憶され、カウンタ2801がカウントアップさ れる。カウンタ2801がレジスタファイル2800が 満杯になったことを検出すると、メモリコントローラ3 20 0に書き込みリクエストを出力する。ここでもCPU FIFO同様にグラフィックスメモリ40に書き込むア ドレスの不連続性を不一致検出器2807によって検出 し不連続の場合はフリップフロップ2802をリセット する。この時比較されるビット幅はシステム制御レジス タ32のMEMビット320で指定される。 描画ユニット 23は、キャッシュ3 28 に空きがある状態で1つの 図形描画コマンドが終了した場合は、前記キャッシュの データをフラッシュさせる機能を持つ。フラッシュ信号 がアクティブになると前記キャッシュは、カウンタ28 30 01が示すワート数だけグラフィックスメモリ40にデ ータを書き込む。

【0051】これら2つに共通する点として、書き込ま れた分だけしかデータ転送を行わないことが上げられ る。CPU等で用いられる一般的なキャッシュでは、ラ インサイズ単位での書き込みとなるので、書き換えを行 わない部分のデータも転送する。しかしここで説明した キャッシュは書き換えを行うワード数をカウントし(図 5のカウンタ252による)無駄なデータ転送をなくし ている。

【0052】図7は以上についてアドレスが連続してい る場合の動作を示している。 FIFOが満杯になると書き込 み動作を開始しデータをメモリに転送する。 この時のラ イトアドレスとレジスタに記憶している1つ前のライト アドレスを比較し、不連続でなければそのまま書き込み 終わるまで書き込みリクエストを設定しておき、FIFOに 書き込んだ数だけメモリに転送し終わったら書き込みり クエストを解除する。既に述べたように連続したアドレ スの場合16ワードのデータを約20サイクルで書き込 める。

【0053】図8はアドレスが不連続の場合の動作を示 している。ライトアドレスが不連続であれば不連続連続 信号が設定され一度書き込みリクエストを解除する。そ の後書き込みリクエストをリセットする前までのデータ の書き込みが終了したらFIFOの残りのデータを書き込む ために再び書き込みリクエストを設定する。

【0054】図9は、CPU10のアドレスマッピング の例を示したものである。CPU10 のソフトウェアはグラ フィックスメモリ40を主メモリ11と区別することな くアクセスできる。グラフィックスメモリ領域では、フ レームバッファを2つ設けている。 グラフィックスの動 画表示を行う場合は、1/60秒単位でこの2つの領域 を切り替えて表示を行う。描画ユニット23は常に表示 を行っていない方のフレームバッファに描画する。この ようにすることによって、描画途中が表示されないため に美しい動画表示が可能となる。ディスプレイリスト領 域も2つ設ける。描画ユニット23が使用する領域とC PU10が書き込む領域を交互に使用する。

【0055】次に、表示コントローラ24によるグラフ ィックスメモリ40のアクセス(以下、このアクセスを 表示アクセスと呼ぶ) について説明する。 図10は表示 コントローラ24のブロック図である。表示コントロー ラ24は表示器51に対して同期信号(HSYNC, V SYNC) と表示データを出力し、表示器51 (例えば CRT) の画面に図形を表示させるものである。タイミ ング制御部246は、同期信号(HSYNC, VSYN C)を生成すると共に、表示データ出力制御245に対 して、表示バッファ29内のデータの出力タイミングを 知らせる。表示バッファ29は、グラフィックスメモリ 40の表示領域のデータの一部をバッファリングする。 たとえば表示バッファ29が128ワードであれば、1 画素が1バイトのシステムでは256画素分のデータを 保持していることになる。また、グラフィックスメモリ 40から表示バッファ29へのデータ転送速度は、表示 バッファ29から表示器51へのデータ転送速度より十 分高速である場合を想定している。例えばグラフィック スメモリ40から表示バッファ29へのデータ転送は2 8MHzで動作し、表示バッファ29から表示器51へ のデータ転送は14MHz以下で動作するものとする。 40 従って表示バッファ29への書き込みは高速で行い、表 示バッファ29の読み出しは低速で行うことになる。こ うすることによって、表示すべきデータをグラフィック スメモリ40から読み出すタイミングが多少前後して も、表示器51へのデータ転送タイミングは常に一定に することができる。表示バッファ29の制御は以下のよ うに行う。

【0056】表示データ出力制御245は表示ドットク ロック(グラフィックスプロセッサ20のDCLK端子 の出力であり、表示器51の1画素単位のクロック)に 50 合わせて、読み出しアドレスレジスタ242が示すアド レスから順次表示バッファ29を読み出すと共に読み出しアドレスレジスタ242を更新する。一方グラフィックスメモリアクセス制御240は、グラフィックスメモリアクセストリガ信号によって起動され、連続アクセスワード数に示されるワード数分だけ、グラフィックスメモリ40を読み出し、その読み出されたデータを表示バッファ29内の書き込みアドレスレジスタ241が示すアドレスに蓄える働きをする。前記書き込みアドレスレジスタ241と前記読み出しアドレスレジスタ242は減算器243で常に減算されており、その差分値は比較 10器244で定数と比較されている。つまり、前記差分値が定数A値以下(例えば12ワード)になるとグラフィックスメモリアクセス制御240がグラフィックスメモリ40をアクセスし、表示データを表示バッファ29に蓄えるように動作する。

【0057】図11は、以上の動作をタイムチャートで示している。表示アクセスの最初の動作はHSYNC信号によって開始される。表示アクセスが行われると表示バッファ29のデータワード数が増える。ある一定のワード数がたまると表示アクセスは中断され、表示データ20が表示器51に転送されるため、除々にデータが減っていく。その後データ数が定数A以下になると再びアクセスリクエスト信号がメモリコントローラ30に出力され、表示アクセスが再び行われる。1画面が320×240ドットの場合で1画面分の表示を行うためには表示アクセス1200回行われる。

【0058】アクセスリクエスト信号が出力されてから表示アクセスが開始されるべき時間が、表示アクセス猶予時間(TD)である。この時間を超えても表示アクセスが開始されない場合は表示バッファ29のデータが空30になり、表示器51の画面が乱れることになる。前述したようにメモリコントローラ30は、表示アクセスを最優先に行うが、表示アクセスのリクエストが来た時にCPU等の他のアクセスが行われている場合は表示アクセスを待たせる。ここで表示以外のアクセス期間をTaとすると、Ta<Tdの関係を常に維持する必要がある。従って、定数Aを求めるためにはTaの最大時間を決定する必要がある。本実施例では常に連続したアドレスでメモリにアクセスするため1回のアクセスは約20サイクルで終了する。このことからTaを容易に決定することが可能である。また、従来は不連続なアドレスでもそ

のままメモリをアクセスしていたので最悪ケース(16 ワードすべてが不連続なアドレスの場合)を考えて表示 バッファ29のサイズを決定していたためバッファサイ ズが大きくなってしまうという問題があったが、本実施 例によりTaを短くすることができ表示バッファのサイ ズを小さくすることが可能となる。

. 12

#### [0059]


【発明の効果】本発明によれば、グラフィックスプロセッサがメモリアクセスを行う際は常に連続したアドレスでアクセスすることによって表示の為に必要なバッファサイズを小さくでき、小型、低価格なグラフィックスプロセッサを構成することができる。

## 【図面の簡単な説明】

- 【図1】図形処理装置のシステム構成例を示す。
- 【図2】グラフィックスプロセッサ20の端子機能を示す。
- 【図3】グラフィックスプロセッサ20の描画コマンドを示す。
- 【図4】グラフィックスプロセッサ20のレジスタ機能 ) を示す。
  - 【図5】CPU FIF025のブロック図について示す。
  - 【図6】キャッシュ3 28 のブロック図について示す。
  - 【図7】連続アドレス時の動作の例を示す。
  - 【図8】不連続アドレス時の動作の例を示す。
  - 【図9】CPU10のアドレスマッピングの例を示す。
  - 【図10】表示コントローラの内部ブロック図を示す。
  - 【図11】グラフィックスメモリのアクセス内容の例を示す。

#### 30 【符号の説明】

10…CPU、11…主メモリ、20…グラフィックスプロセッサ、21…CPU I/F、22…パラメータ変換部、23…描画ユニット、24…表示コントローラ、25…CPU FIFO、2512…アドレス不一致検出、26…キャッシュ1(コマンド用)、27…キャッシュ2(テクスチャ用)、28…キャッシュ3(描画用)、2807…アドレス不一致検出、29…表示バッファ、30…メモリコントローラ、40…グラフィックスメモリ、50…DAC(Digital to Analog Converter)、51…表示器、101…CPU内蔵キャッシュ、320…MEMビット。



4"57++972/197912193"但号

# 【図3】


| コマンド  | 機能                                   |  |  |  |  |  |
|-------|--------------------------------------|--|--|--|--|--|
|       | 四角形のテクスチャパタンを変形させる                   |  |  |  |  |  |
| 四角形描画 | デ <sup>カスチ</sup> +<br>(2値または多値) 描画結果 |  |  |  |  |  |
| LINE  | 直線を描画する                              |  |  |  |  |  |
| MOVE  | 描画開始点を移動する                           |  |  |  |  |  |
| LOFS  | ローカルオフセットパラメータを設定する                  |  |  |  |  |  |
| AFFIN | アフィン変換パラメータを設定する                     |  |  |  |  |  |
| JUMP  | ディスプレイリストを分岐させる                      |  |  |  |  |  |
| GOSUB | サブルーチンコールする                          |  |  |  |  |  |
| RET   | サブルーチンから復帰する                         |  |  |  |  |  |
| TRAP  | ディスプレイリストのフェッチを終了させる                 |  |  |  |  |  |
| FLASH | ソースキャッシュをフラッシュする                     |  |  |  |  |  |

【図4】


図 4

【図6】


⊠ 6




【図7】



【図8】




【図9】



CPUアドレス空間マッピング例

## 【図11】

## 図 11



□は、表示以外のアクセスを 行っていることを示す。

# フロントページの続き

 (51) Int. Cl. 6
 識別記号
 F I

 G 0 6 T 11/00
 G 0 9 G 5/18

 G 0 9 G 5/18
 G 0 6 F 15/72